


Guía práctica 7 - Circuitos Secuenciales en VHDL

Electrónica Digital

Segundo Cuatrimestre 2026

Ejercicio 1. Desplazador a izquierda de 4 bits


Describir en VHDL un registro desplazador a izquierda de 4 bits. Este circuito toma el valor de sus cuatro entradas (i_0 a i_3) cuando su señal clk atraviesa su flanco ascendente, si la entrada $load$ vale 1. Por sus líneas de salida (o_0 a o_3) se emite el valor almacenado si la señal shl está baja; por el contrario, si vale 1, se emite ese valor desplazado en uno hacia la izquierda.



Ejercicio 2. Registro de salida restringida de N bits

Describir en VHDL un registro que tiene una entrada de datos D de N bits tipo `std_logic_vector` y una salida de datos Q de N bits tipo `std logic vector`. Deberá almacenar los valores de D en Q sincronizado con el flanco ascendente de clock (clk). La entrada de control w_i habilitará la escritura, de no estar en alto no deberá cambiarse el valor de Q .

La entrada en_out_i es una entrada de control que cuando está en alto habilita la salida Q , caso contrario Q se mantendrá en alta impedancia (Z).



Ejercicio 3. Detector de secuencia (opcional)

Diseñar un circuito secuencial síncrono, con entrada sincronizada y una única señal de salida cuando se detecte la secuencia 1011. Contemplar máquina con salida tipo Mealy.